gwin-skill/reference-pins.md

ACG525 引脚参考

来源：tool-chain/fpga/ACG525_EDA开发板引脚信息表.xlsx。
器件：GW5A-LV25UG324C2/I1。电平默认 3.3 V LVCMOS。

系统

信号	FPGA 管脚	说明
CLK	T9	50 MHz 系统时钟
key5 / rst_n	H5	独立按键，建议作复位，低有效

独立按键

信号	管脚
key0	D1
key1	F2
key2	F1
key3	H2
key4	H1
key5	H5

LED（部分）

信号	管脚
LED0	C1
LED1	D3
LED2	F5
LED3	G1
LED4	E1
LED5	F3
LED6	H3
LED7	K5

TFT / LCD（2×18 RGB565）

信号	管脚	备注
LCD_CLK	N9	像素时钟
LCD_HSYNC	R7
LCD_VSYNC	T7
LCD_DE	T6	数据有效
LCD_BL	V6	背光，高亮
LCD_RESET / LCD_GPIO27	P8	常驱高
LCD_R7	V7	R[4] in RGB565 port
LCD_R6	U7
LCD_R5	V5
LCD_R4	U5
LCD_R3	T4
LCD_G7	P11
LCD_G6	N10
LCD_G5	V12
LCD_G4	T12
LCD_G3	V8
LCD_G2	U8
LCD_B7	M10
LCD_B6	T8
LCD_B5	R8
LCD_B4	N11
LCD_B3	M11

HDL 端口常用打包：

lcd_r[4:0] ← LCD_R[7:3]
lcd_g[5:0] ← LCD_G[7:2]
lcd_b[4:0] ← LCD_B[7:3]

触摸（可选，刷屏可不接）

信号	管脚
TP_CS	R5
TP_SCK	T3
TP_MOSI	T5
TP_MISO	R3
TP_PEN	N6

VGA（若用 VGA 座，非 TFT 排针）

信号	管脚
VGA_HS	N8
VGA_VS	M8

CST 片段示例（时钟+复位）

IO_LOC "clk" T9;
IO_PORT "clk" IO_TYPE=LVCMOS33 PULL_MODE=NONE BANK_VCCIO=3.3;
IO_LOC "rst_n" H5;
IO_PORT "rst_n" IO_TYPE=LVCMOS33 PULL_MODE=UP BANK_VCCIO=3.3;

完整 TFT 约束见工作区 proj1/src/tft_top.cst。